Snov

Diagram stabilnih stanj

Postulati

Kombinacijska vezja

Sekvenčna vezja

Avtomati

• Moorov avtomat
• Mealyev avtomat

VHDL

Definicija vmesnika (stavek entity)

entity ime_vezja is
    port (definicija vhodov/izhodov);
end ime_vezja;

Definicija vhodov/izhodov (stavek port)

port   (A, B, C,... : in STD_LOGIC;
        d, e, f, ... : in STD_LOGIC_VECTOR (3 downto 0)

Definicija opisa vezja (stavek architecture)

architecture opis of ime_vezja is
.
definicije spremenljivk; --tu določimo vse spremenljivke, ki nastopajo v opisu vezja in niso
.                        --določene v stavku port
begin
.
stavki;                  -- vse stavke/ukaze pišemo znotraj stavka begin
.
end opis;

Definicija spremenljivk (stavek signal):

• Enobitne spremeljivke

signal x, y, z: std_logic;                       --vedno znotraj stavka architecture, pred stavkom begin

• Večbitne spremenljivke/vektorji

signal w, q, r: std_logic_vector (3 downto 0);   --štiribitni vektorji w, q, r

Prirejanje vrednosti spremenljivkam

• Enobitne spremenljivke

A<='1';     -- spremenljivki A se priredi vrednost 1
A='1';      -- vrednost spremenljivke A se primerja z '1'. Rezultat je true/false

primer:

f<=1 when A='1' else    -- spremenljivka f zavzame vrednost 1, če se spremenljivka A enaka 1, sicer
f<=0;                   -- je f=0.

• Večbitne spremenljivke/vektorji:

Primer:

A <= "1011"

Literatura

• Stanislav Reberšek, Preklopne strukture in sistemi, Fakulteta za elektrotehniko (v pripravi)
• M. Morris Mano, Digital Design, Prentice Hall, 2002.
• Tammy Noergaard, Embedded Systems Architecture: A Comprehensive Guide for Engineers and Programmers, Elsevier, 2005.
• William Kleitz, Digital Elektronics with VHDL, Pearson Prentice Hall, 2006.
• Dejan B. Živkovič, Miodrag V. Popović, Impulsna i Digitalna Elektronika, Akademska Misao, 2000.

Glej tudi

• Preklopna vezja